在 More Than Moore 的時代，已經沒辦法由於製程技術帶來效能上的進步。取而代之的是針對不同應用，使用大量的 accelerators 來加速。 平行編譯器研究的主題開始從 VLIW 逐漸的往 Accelerator Level Parallelism 邁進。本 talk 會針 Accelerator Level Parallelism 提出一個通用的硬體數學模型，並且提出一個針對此硬體模型的抽象層 - Memory Map Level Modeling，提供對應的模擬器元件與 Runtime 架構來符合此硬體模型，幫助 Compiler for Accelerator Level Parallelism 的研究與進展。
10/27 Hardware Models for Accelerator-Level Parallelism - - Skymizer Luba Tang
- 2022/10/27(周四) 19:30(+0800) ~ 21:00(+0800) ( iCal/Outlook, Google 日曆 )
- 新竹動物園星巴克 / 新竹市東區博愛街111號
- 18 / 60
- 新竹碼農聚會 聯絡主辦單位
